男女视频在线观看_人人草人人_国产 高清 在线_sis色中色_另类二区_国产成人精品久久二区二区

Cadence培訓(xùn)高級班將首先讓您了解CB板上出現(xiàn)的信號反射、串?dāng)_、電源/地平面干擾、時序匹配以及電磁兼容性等一系列問題產(chǎn)生的機(jī)理，并掌握其解決方法；然后講解并上機(jī)練習(xí)Cadence的高速 PCB設(shè)計與仿真工具SPECCTRAQuest的使用。使您在硬件設(shè)計過程中，能夠達(dá)到“設(shè)計即正確”的目的。

        在工作實踐中遇到了高速數(shù)字電路與高速PCB設(shè)計問題；對高速PCB設(shè)計感興趣的硬件工程師；已經(jīng)具備一定的硬件開發(fā)經(jīng)驗，需要增加就業(yè)競爭力的在校碩士及博士研究生；具備非常扎實的電子工程基本知識，并積累了相當(dāng)程度的硬件工程師工作經(jīng)驗的在校本科生。

        為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅持小班授課，每期報名人數(shù)限3到5人，多余人員安排到下一期進(jìn)行。注意：本課程一旦開課不予退費。

        1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
        2、培訓(xùn)結(jié)束后免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
        3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機(jī)會。 ☆合格學(xué)員免費頒發(fā)相關(guān)工程師等資格證書，提升您的職業(yè)資質(zhì)。專注高端培訓(xùn)13年，曙海提供的證書得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。

◆【黃老師】

有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗,8年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計和開發(fā)經(jīng)驗，高速系統(tǒng)設(shè)計經(jīng)驗非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設(shè)計工具。
      
★更多師資力量請見曙海師資團(tuán)隊。

第一階段

1 高速PCB設(shè)計中的理論基礎(chǔ)
    傳輸線理論、信號完整性（反射、串?dāng)_、過沖、地彈、振鈴等）、電磁兼容性和時序匹配等等。
2 SPECCTRAQuest設(shè)計流程
    2.1 Pre-Placement
    2.2 Board Setup Requirements for Extracting and Applying Topologies
    2.3 Database Setup Advisor
        —Cross-Section
        —DC Nets
        —DC Voltages
        —Device Setup . ??—SI Models
        —SI Audit

3 拓?fù)浣Y(jié)構(gòu)的抽取與仿真 Extracting and Simulating Topologies
    3.1 Pre-Route Extraction Setup—Default Model Selection.
    3.2 Pre-Route Extraction Setup—Unrouted Interconnect
    3.3 Pre-Route Template Extraction
    3.4 SQ Signal Explorer Expert
    3.5 Analysis Preferences
    3.6 SigWave
    3.7 Delay Measurements

第二階段

4 確定和施加約束 Determining and Adding ConstraintsSolution
    4.1 Solution SpaceAnalysis: Step 1 to 6
    4.2 Parametric Sweeps.
    4.3 Constraints :
        Topology Template Constraints
        Switch/Settle Constraints
        Assigning the Prop Delay Constraints
        Impedance Constraint
        Relative Propagation Delay Constraint
        Diff Pair Constraints
        Max Parallel Constraint
        Wiring Constraint
        User-Defined Constraint
        Signal Integrity Constraints
    4.4 Usage of Constraints Defined in Topology Template

5 模板應(yīng)用和基于約束的布局
    Template Applications and Constraint-Driven Placement
    5.1 Creating a Topology
    5.2 Wiring the Topology
    5.3 TLines and Trace Models
    5.4 Coupled Traces
    5.5 RLGC Matrix of Coupled Trace Models
    5.6 Crosstalk Simulation in SQ Signal Explorer Expert
    5.7 Simulating with Coupled-Trace Models
    5.8 Sweep Simulation Results with Coupled-Trace Models
    5.9 Extracting a Topology Using the Constraint Manager
    5.10 Electrical Constraint Set
    5.11 Applying Electrical CSet
    5.12 Worksheet Analysis
    5.13 Spacing and Physical Rule Sets
    5.14 Electrical Rule Set

第三階段

6 基于約束的布線 Constraint-Driven Routing
    6.1 Manual Routing
    6.2 Routing with the SPECCTRA Smart Route
    6.3 Driving Constraints in Routing
7 布線后的DRC檢查和分析 Post-Route DRC and Analysis
    7.1 Post-Route Analysis
    7.2 SigNoise
    7.3 Reflection Simulation
    7.4 Reflection Waveform Analysis
    7.5 Comprehensive Simulation
    7.6 Crosstalk Simulation
    7.7 Crosstalk Analysis
    7.8 Simultaneous Switching Noise Simulation
    7.9 SSN Waveform Analysis
    7.10 System-Level Analysis
    7.11 A Complete Design Link
    7.12 Initialize Design Link

8 差分信號設(shè)計 Differential Pair Design Exploration
    8.1 Types of Differential Pairs in SPECCTRAQuest
    8.2 Create Differential Pair Using SPECCTRAQuest
    8.3 Create Differential Pair Using Constraint Manager
    8.4 Assigning Differential Pair Signal Models
    8.5 Preference to Extract Unrouted Differential Pair Topology
    8.6 Extracting Unrouted Differential Pair Topology
    8.7 Custom Stimulus to Analyze Differential Pair Topology
    8.8 Differential Pair Topology Analysis
    8.9 Coupled Trace Model and Differential Pair Topology
    8.10 Layout Cross-section Editor
    8.11 Differential Pair Constraints
    8.12 Differential Pair Constraints in the Constraint Manager
    8.13 Differential Pair Analysis in the Constraint Manager
    8.14 Post Route Extraction

9.SI 仿真
9.1 時序仿真
1、時序(TIMING) 的一些參數(shù)
2、時鐘同步系統(tǒng)仿真的過程
（1） 共同時鐘同步系統(tǒng)的時序計算
（2） 共同時鐘同步系統(tǒng)的仿真過程
（3） 源同步接口仿真過程
9.2 差分仿真
9.3 反射仿真
9.4 Crosstalk串?dāng)_仿真
9.5 EMI

10 PI 電源完整性仿真
10.1 電源完整性工具
1、目標(biāo)阻抗
2、PDS中的噪聲
3、去耦電容器
4、電源分配系統(tǒng)（PDS）
5、電壓調(diào)節(jié)模塊(VRM)
6、電源平面
7、Allegro PCB PI option XL 電源完整性分析流程
8、Allegro PCB PI option XL的使用步驟

10.2 電容器和單節(jié)點仿真流程
1、去耦電容器
2、去耦電容器的頻率響應(yīng)
3、單節(jié)點仿真流程分析

10.3 平面和多節(jié)點仿真
1、平面模型
2、多節(jié)點仿真流程
3、使用電源完整性工具進(jìn)行多節(jié)點仿真

11.多板仿真
11.1 DesinLik模型創(chuàng)建
11.2 多板仿真

12.后仿真
12.1 反射仿真
12.2 綜合仿真
12.3 SSN同步開關(guān)噪聲仿真
12.4 串?dāng)_仿真

13.EMI/EMC仿真
13.1 仿真要點
13.2 仿真流程

14. IR-DROP電源壓降仿真
14.1 電源網(wǎng)絡(luò)和其他參數(shù)的設(shè)置
14.2 IR-DROP電源壓降仿流程及壓降等分析